既製部品による高速(高)周波数ホッピング

私は最も簡単な解決策を探しています

  • synthesize 1.6 - 2.4 GHz (qudrature)
  • in steps of 4 MHz
  • settle within 10-50ns
  • precise timing control when to switch frequency (e.g., at rising edge of an external signal, frequency should be updated)
  • total integrated phase noise (jitter) between 1 MHz and infinity < 400fs rms
  • Cost and power is irrelevant (in a meaningful range) to the extend that they do not add significant complexity or add other problems (like thermal issues)

次の解決策を検討しました:

  1. PLL. Settling time cannot be met
  2. DDS: The best I found is the AD9914/AD9915 with fclk=3.5 GHz (i.e., fmax=1.75 GHz)
  3. DAC/RFDAC: There are many options (AD9161 at 12 Gsps etc). However, they require that the digital signal is generated externally and high-speed samples pumped into the DAC. A high-end FPGA could implement DDS logic and spit out the samples. However, this has tremendous complexity. Besides, these high-speed RFDACs are 200 ball BGAs requiring 12 PCB layers, serdes and a careful design that would take many months to complete
  4. DDS+Mixer. Let's take the AD9910 as an example followed by a mixer with fc=2 GHz. The issue is that the mixer needs to be an image rejection mixer and hence I need two DACs for each I and Q channel - a total of 4 DDS and 2 Quadrature!
  5. DDS+I/Q Modulator: Basically the same as 4 but the output of the DDS systems is shared between the modulators (2xDDS, 2xIQ Modulators). This would be "ok" but it cannot control the phase difference between the I and Q branches for I/Q compensation.

忘れたことはありますか。 AD9956は400 MHz DDSシステムですが、

AD9956は最先端のDDSテクノロジを採用しています。   高性能DAC、および高度な位相周波数検出器/チャージポンプ   外部VCOと組み合わせて使用​​すると、   デジタルプログラマブル、周波数アジャイルアナログ出力の合成   正弦波の波形最大2.7 GHz

2つのアプリケーション回路がデータシートに記載されています。

enter image description here enter image description here

しかし、私はそれらを理解していません。 1.6から2.4 GHzへの切り替え時間はどれくらいでしょうか。

他にハイブリッドDDS + PLLまたはDDS +ミキサーシステムはありますか?

2
DDSと周波数ダブラこの方式でフルオクターブ近くをカバーしようとしたときに発生する問題や、この周波数帯域を2倍にする場所がわからない場合があります。
追加された 著者 The Photon,
ある程度のグーグルが Macom で適切なダブラーをいくつか見つけました。
追加された 著者 The Photon,
整定時間について何か教えてください。しかし、2つの周波数スイッチの間にどれくらいの時間がありますか。あなたは「準備ができて」2番目のLOを保持して、単に切り替えることができますか?
追加された 著者 Marcus Müller,
私はDDS +ミキサーとマルチプライヤーのいくつかの混合がこれを行うことができると思います。私は似たようなことをしているのを見ましたが、私はRF設計に関わっていませんでした。 FPGAと2つのDDSを搭載したPCBを設計しました。
追加された 著者 mkeith,
どういうわけか、1.6 GHzの一定周波数を生成できませんでしたか。それならDDSの出力をミックスしますか? DDSは即座に0から800 MHzの間の任意の周波数にジャンプして1.6から2.4 GHzの出力を生成します。それからあなたはただミキサー出力のハイパスを必要とします。同相用と直交用に2つの別々のチャンネルを持つことができます。位相差はDDSによって生成されます。
追加された 著者 mkeith,

4 答え

1つの選択肢は、周波数ダブラとともに、1.2 GHzに達することができるDDSを使用することです。

ダブラーは基本的に出力で優先2次高調波を選択するためのフィルタリングを伴う高調波を生成するための単なる非線形回路です。 )

ダブラーは少なくとも入力周波数(おそらく2次高調波出力より20 dB程度低い)と3次高調波を出力まで通過させる傾向があるので、注意深いフィルタリング、あるいは調整可能なフィルタでさえも可能です。非常に純粋な出力周波数が必要な場合は必須です。

また、ダブラーは入力の電力レベルについて少しうるさいことが多く、入力レベルから減衰した出力を生成するため、この方式をうまく機能させるには、追加の増幅や減衰が必要になる場合があります。

2つのアプリケーション回路が[AD9566]データシートに記載されています...これらの場合、1.6から2.4 GHzへの切り替え時間はどのくらいになりますか。

どちらも基本的にPLL方式です。スイッチング時間はループフィルタの帯域幅によって制限されます。数十ナノ秒以下にするのは難しいと思います。ただし、ループ帯域幅が20 MHzに達する可能性がある場合、50 nsはまったく問題にならないとは言えません。 (これはストレートPLLソリューションの提案にも当てはまります)

2
追加された

1つの選択肢は、より低い周波数範囲でのDDS(例:AD9956)と、200MHzまたは400MHzステップで切り替え可能なLOによるダブル変換です。

ダブルコンバージョンはより複雑に見えるかもしれませんが、I-Qミキシングを避けることができることを意味します。なぜならそれはあなたが関心のある帯域の外にイメージを置くことを可能にするからです。

たとえば、DDSが100〜300MHzを快適にカバーできる場合、LOが500MHzの単純な変換で上側波帯は600〜800MHzになり、下側波帯は簡単に除去されます。

次に、1.0、1.2、1.4、または1.6GHzの4つのスポット周波数を使用した別の簡単な変換で、必要な範囲がカバーされます。 (最後のLOはここでバンドの底部に到達します。そのため、LOリークが少ないようにミキサのバランスをとる必要があります)

変形は明らかに可能です。 DDSが300MHzの低帯域範囲を容易にカバーできる場合は、必要なスポット周波数は3つだけです。 2番目のLOスポット周波数を最初のLOの高調波にすることが可能です。等々。

2
追加された

私はVCOに集中し、ボルトあたりの周波数が信頼できる変化するデザインを見つけようとしました。ほとんど "オープンループ"で実行できるものです。

私の提案はスピードを(そしてネクストホップまでの距離を)得るためにフィードフォワードを使用してPLLを使用することになるだろうから、これは優先順位です。そしてPLLループは最後の数MHzを微調整するでしょう。それで、あなたはそれがどれくらい正確でそしていつの時間にそれを望みますか?

広い周波数範囲にわたって2つの抵抗、インダクタとコンデンサを使用して直交振幅出力を得ることができますが、振幅変動があります。

2
追加された

ベースバンド変調が必要な場合は、AWG + DDS + Marki IQ-1545 IQミキサーを使用できます。 (そうでなければ、DDSはCW周波数ホッピングで良い結果を得ることができます)。コンポーネントには常にIQの不一致があります。それを測定し、プレディストーションまたはイコライゼーションのいずれかによってキャリブレーションを実行する必要があります。あなたが良いパフォーマンスを望むなら、あなたはそれを免れることはできません。

キャリブレーションはIQファイルで実行することも、高品質AWGの場合はIとQの間の位相、時間、振幅の差を制御することもできます。

keysight UXG as DDS LO can hit 50ns hopping time under certain condition.

PLLベースのテクノロジを使用することの不利な点は整定時間であり、これは計測器グレードの製品では1ミリ秒もの長さです(コンポーネントグレードの製品はさらに悪い場合があります)。したがって、PLLテクノロジは機敏な信号には適していません。

1
追加された