make それはすぐに使い果たされましたか、またはVHDLまたはVerilog言語のためにまだやり遂げるべきいくつかのハッキングがありますか?そして、Modelsim/ISE/Vivado/Quartusとの統合はどうですか? それとも、しばらくmakefileに固執するべきですか? "> make それはすぐに使い果たされましたか、またはVHDLまたはVerilog言語のためにまだやり遂げるべきいくつかのハッキングがありますか?そして、Modelsim/ISE/Vivado/Quartusとの統合はどうですか? それとも、しばらくmakefileに固執するべきですか? "> make それはすぐに使い果たされましたか、またはVHDLまたはVerilog言語のためにまだやり遂げるべきいくつかのハッキングがありますか?そして、Modelsim/ISE/Vivado/Quartusとの統合はどうですか? それとも、しばらくmakefileに固執するべきですか? " />

FPGAのScons?

' Scons 'を使った人がいますか?非常に大規模なFPGAプロジェクトの場合、.gnu.org/software/make/"rel =" nofollow "> make それはすぐに使い果たされましたか、またはVHDLまたはVerilog言語のためにまだやり遂げるべきいくつかのハッキングがありますか?そして、Modelsim/ISE/Vivado/Quartusとの統合はどうですか? それとも、しばらくmakefileに固執するべきですか?

4
nl ru de
はい、私は十億+ゲートのCPUプロジェクトのSConsを使用しています。ターゲットのサポートは組み込まれていないため、独自のカスタムビルダーを作成する必要があります。私は次回に道路のフォークに着くと、私はそのルートに行くだろうと確信していません。私はPythonでコーディングすることが好きで、さまざまなDUT設定に対してカスタム継承メカニズムを使って異なるバリエーションのビルドを構築することができましたが、SConsの周りにたくさんの傷をコードする必要がありました。もう一度やり直さなければならない場合は、SConsエンジンを使用せずに、単に subprocess を使用してサーバーファームにジョブを起動してください。
追加された 著者 Ross Rogers,

答えはありません

0